

UCC28950

Зелёный фазосдвигающий контроллер полного моста с синхронным выпрямителем

ОСОБЕННОСТИ

- Расширенный диапазон, в котором возможна резонансная коммутация при нулевом напряжении (ZVS);
- Прямое управление синхронным выпрямителем (SR);
- Включает эффективное управление на холостом ходу:
 - Режим работы вспышками;
 - Режим прерывистой проводимости (DCM), динамическое SR On/Off управление с программируемым порогом;
 - Программируемая адаптивная задержка;
- Режим управления по напряжению, а также токовый режим управления по среднему или пиковому значению тока с программируемой компенсацией наклона;
- Мягкий старт петли обратной связи и функция разрешения;
- Программируемая частота переключения до 1 МГц с двунаправленной синхронизацией;
- (+ / -3%) поцикловая защита ограничения тока с поддержкой режима икания;
- 150-мкА стартовый ток;
- Блокировка от пониженного напряжения VDD;
- Широкий диапазон рабочих температур от -40°C до 125°C.

ПРИМЕНЕНИЕ


- Фазосдвигающие мостовые преобразователи;
- Серверные и телекоммуникационные источники питания;
- Промышленные системы питания;
- Мощные топологии с высокой плотностью;
- Инверторы для солнечной энергетики и для электрических транспортных средств

ОПИСАНИЕ

UCC28950 является улучшенным фазосдвигающим контроллером, основанном на индустриальном стандарте семейства фазосдвигающих контроллеров UCCx895 от Texas Instrument, которое предлагает лучшую в своем классе эффективность в современных системах мощного электропитания. UCC28950 внедряет передовые методы управления полным мостом вместе с активным управлением выходного синхронного выпрямителя.

Сигналы первичной стороны позволяют программировать задержку для обеспечения ZVS в широких диапазонах тока нагрузки и входного напряжения, в то время как ток нагрузки естественно настраивает задержки переключения синхронных выпрямителей вторичной стороны, увеличивая общую эффективность системы.

Типичное применение UCC28950



ОПИСАНИЕ (ПРОДОЛЖЕНИЕ)


UCC28950 также предлагает несколько функций управления нагрузкой холостого хода, включая режим работы всплывками и динамического SR on/off управления, когда происходит переход в и из режима работы прерывистого тока (DCM), что гарантирует распространение режима ZVS вплоть до холостого хода.

В добавок, UCC28950 включает в себя поддержку пикового тока наряду с режимом управления по напряжению, программирование частоты переключения до 1 МГц и широкий набор функций защиты, включая поцикловое ограничение тока, UVLO и отключение по перегреву. 90-градусное, сдвинутое по фазе, чередующая синхронизация может быть легко приспособлена между двумя преобразователями.

UCC28950 доступен в корпусе TSSOP-24.

Информация о устройстве


Пластиковый 24-ножечный корпус TSSOP (PW)




Функции выводов

Вывод		I/O	Функция
Номер	Имя		
1	VREF	O	Выход источника опорного напряжения 5В, $\pm 1.5\%$, 20мА
2	EA+	I	Неинвертирующий вход усилителя ошибки
3	EA-	I	Инвертирующий вход усилителя ошибки
4	COMP	I/O	Выход усилителя ошибки и вход компаратора
5	SS/EN	I	Программирование мягкого старта, включение устройства и режим "икания" схемы защиты
6	DELAB	I	Программирование задержки мёртвого времени между OUTA и OUTB
7	DELCD	I	Программирование задержки мёртвого времени между OUTC и OUTD
8	DELEF	I	Программирование времени задержки между OUTA к OUTF и OUTB к OUTE
9	TMIN	I	Программирование минимального заполнения в режиме работы всплесками
10	RT	I	Настройка частоты генератора. Установка режимов Master или slave
11	RSUM	I	Программирование компенсации наклона. Установка режимов напряжения или пикового тока
12	DCM	I	Установка порога DCM
13	ADELEF	I	Программирование времени задержки между первичной и вторичной сторонами ключей. T_{AFSET} и T_{BESET} .
14	ADEL	I	Программирование мёртвого времени для первичных ключей над диапазоном напряжения CS, T_{ABSET} и T_{CDSET} .
15	CS	I	Датчик тока для поцикловой токовой защиты и функции адаптивной задержки.
16	SYNC	I/O	Выход синхронизации для Master контроллера и вход для slave.
17	OUTF	O	Выход управления синхронным переключением (sink/source 0.2A)
18	OUTE	O	Выход управления синхронным переключением (sink/source 0.2A)
19	OUTD	O	Выход управления первичным переключением (sink/source 0.2A)
20	OUTC	O	Выход управления первичным переключением (sink/source 0.2A)
21	OUTB	O	Выход управления первичным переключением (sink/source 0.2A)
22	OUTA	O	Выход управления первичным переключением (sink/source 0.2A)
23	VDD	I	Вход напряжения питания
24	GND		Земля. Все сигналы приводятся относительно этого узла

Функциональная блок-схема



Типовая схема включения



Временная диаграмма запуска

Не показана задержка выхода, COMP-to-RAMP смещение не включено.




Рис.1. Временная диаграмма UCC28950

Примечание

Здесь нет импульса на OUTE в течении режима всплеск при запуске. Два падающих фронта импульсов ШИМ требуется перед включением выходов управления синхронным выпрямителем.

Устойчивое состояние / Временная диаграмма выключения

Не показана задержка выхода, COMP-to-RAMP смещение не включено.




Рис.2. Временная диаграмма UCC28950

ПОДРОБНОЕ ОПИСАНИЕ НАЗНАЧЕНИЯ НОЖЕК И НАСТРОЙКИ ПАРАМЕТРОВ

Логика защиты при запуске

Перед запуском контроллера UCC28950 должны быть выполнены следующие условия:

- Напряжение VDD превышает порог 7,3В типичный для UVLO;
- Присутствует опорное напряжение 5В;
- Температура кристалла ниже теплового порога отключения в 140°C;
- Напряжение на конденсаторе мягкого старта не ниже 0,55В.

Если все эти условия выполнены, генерируется внутренний разрешающий сигнал EN, который инициирует процесс мягкого старта. Заполнение цикла в течение мягкого старта определяется напряжением на выводе SS, и не может быть ниже, чем заполнение, установленное TMIN, или поцикловым ограничением тока, в зависимости от нагрузки.

Опорное напряжение (VREF)

Точный ($\pm 1,5\%$) 5-ти вольтовый источник опорного напряжения с защитой от короткого замыкания внутренних цепей поставок, обеспечивающий выходной ток до 20-мА для установки параметров DC-DC преобразователя. Для обеспечения лучшей производительности необходимо между контактом VREF и GND (в непосредственной близости к ним) подключить конденсатор CREF ёмкостью от 1 мкФ до 2,2 мкФ с низкими ESR и ESL. Единственным состоянием, когда источник опорного напряжения выключен, является состояние блокировки от пониженного напряжения питания.

Усилитель ошибки (EA+, EA-, COMP)

Усилитель ошибки имеет два входа EA+ и EA- и обладает единичной полосой пропускания 3-МГц, что обеспечивает гибкость при замыкании обратной связи. Выводы EA+ и EA- являются соответственно неинвертирующим и инвертирующим входами, а вывод COMP выходом усилителя ошибки.

Синфазное напряжения, в котором параметры усилителя ошибки гарантированы, составляет от 0,5В до 3,6В. Выход усилителя ошибки связан с неинвертирующим входом внутреннего компаратора ШИМ. Выходное напряжение усилителя ошибки может изменяться в диапазоне от 0,25В до 4,25В, что намного превышает размах пилообразного сигнала на входе компаратора ШИМ, изменяющегося от 0,8В до 2,8В. Сигнал плавного пуска подаётся на дополнительный неинвертирующий вход усилителя ошибки. Меньший по уровню неинвертирующий вход усилителя ошибки является доминирующим и устанавливает рабочий цикл, когда выходной сигнал усилителя ошибки сравнивается с внутренним пилообразным сигналом на входах компаратора ШИМ.

Мягкий старт и включение (SS/EN)

Ножка мягкого старта SS/EN является многофункциональной и используется для следующих операций:

- Плавный пуск контура регулирования с постепенным увеличением заполнения от минимума, установленного TMIN, до устойчивого значения, требуемого для поддержания выходного напряжения преобразователя.
- Создание режима “икания” в течение срабатывания поциклового ограничения тока.
- Включение/выключение управления преобразователем.

Во время мягкого пуска, одно из напряжений на ножках SS/EN или EA+, в зависимости от того какое из них меньше - (SS/EN - 0,55В) или EA+ напряжения (см. блок-схему), устанавливает опорное напряжение для замкнутой петли обратной связи. Сигналы SS/EN и EA+ подаются на неинвертирующие входы усилителя ошибки, выход которого подключен к ножке COMP. Таким образом, мягкий старт всегда идет по замкнутому контуру обратной связи и напряжения на ножке COMP устанавливает заполнение ШИМ. Заполнение определяется напряжением COMP не может быть короче длительности TMIN импульса, заданной пользователем. Однако, если более короткое заполнение цикла устанавливается поцикловым ограничением тока, то она становится доминирующим в течение цикла заполнения, определяемого напряжением COMP или блокировкой TMIN.

Продолжительность мягкого старта определяется внешним конденсатором CSS, соединенным между ножкой SS/EN и землей, и внутренним током заряда, который имеет типовое значение 25мкА. Внешнее притягивание уровня на контакте SS/EN ниже 0,55В приводит к отключению контроллера. Освобождение ножки мягкого старта разрешает старт контроллера, и если нет состояния ограничения тока, заполнение импульсов напряжения, прикладываемых к выходной индуктивности, постепенно увеличивается, пока не достигнет устойчивого заполнения, определяемого выходным напряжением преобразователя. Это происходит, когда напряжение на ножке SS/EN достигает и превышает напряжение на ножке EA+, определенного как VNI на 0,55В. Таким образом, для заданного времени мягкого старта TSS, значение CSS можно определить при помощи уравнения 1 или уравнения 2:

$$C_{SS(master)} = \frac{T_{SS} \times 25 \mu A}{(VNI + 0.55)} \quad (1)$$

$$C_{SS(slave)} = \frac{T_{SS}}{825 K \times \ln\left(\frac{20.6}{20.6 - VNI - 0.55}\right)} \quad (2)$$

Например (в уравнении 1), если время мягкого старта TSS выбрано равным 10 мс, а VNI составляет 2,5 В, то конденсатор мягкого старта CSS должен иметь ёмкость 84 нФ. Можно использовать стандартное значение ёмкости 82 нФ.

Примечание

Если преобразователь настроен в Slave Mode (режим ведомого), убедитесь, что резистор 825кОм включен между ножкой SS и землей.

Режим энергосбережения при малой нагрузке

UCC28950 предлагает четыре различных метода управления повышающих эффективность работы преобразователя в широком диапазоне токов нагрузки.

1. Адаптивная задержка,

(a) ADEL, которая устанавливает и оптимизирует управление мёртвым временем для первичных переключений в течении широкого диапазона токов нагрузки.

(b) ADELEF, который устанавливает и оптимизирует управление задержкой времени между переключениями на первичной и вторичной сторонами.

2. TMIN устанавливает минимальный цикл до тех пор, пока устройство не находится в режиме ограничения тока.

3. Динамическое управление включением/выключением синхронного выпрямителя в режиме DCM, для повышения эффективности работы при малых нагрузках. Режим DCM начинается, когда напряжение на ножке CS ниже, чем порог, установленный пользователем. В режиме DCM, синхронные выходные сигналы OUTE и OUTF становятся низкими.

4. Режим работы вспылками, для достижения максимальной эффективности при очень малых нагрузках или без нагрузки. Пакетный режим имеет четное число ШИМ импульсов TMIN, сопровождаемых временем отключения. Переход на пакетный режим определяется длительностью TMIN заданной пользователем.

Адаптивная задержка (задержка между OUTA и OUTB, OUTC и OUTD (DELAB, DELCD, ADEL))

Резистор R_{AB} , включенный между ножкой DELAB и землёй, наряду с резистивным делителем $R_{A(HI)}$ из ножки CS к ножке ADEL и R_A от ножки ADEL к GND, устанавливает задержку T_{ABSET} между одним из выходов OUTA или OUTB, когда те понижаются, и другим выходом, когда тот повышается (рис. 3).




Рис. 3. Определение задержки между OUTA и OUTB, OUTC и OUTD

Эта задержка постепенно увеличивается как функция сигнала CS от T_{ABSET1} , который измерен при $V_{CS} = 1,8$ В, в T_{ABSET2} , который измерен при $V_{CS} = 0,2$ В. Такой подход гарантирует, что не будет прострелов тока в течении переключения MOSFET высокой и низкой стороны и оптимизирует задержку для ZVS условия в широком диапазоне тока нагрузки. В зависимости от резистивного делителя $R_{A(HI)}$ и R_A , устанавливается пропорциональное отношение между наибольшей и наименьшей задержками. Максимальное отношение достигается соединением ножек CS и ADEL. Если ADEL связан с GND, то задержка фиксирована, определяется только резистором R_{AB} от DELAB к GND. Настройки задержки T_{CDSET1} и T_{CDSET2} и их поведение для выходов OUTC и OUTD очень похожи на описанные для OUTA и OUTB. Разница в том, что резистор R_{CD} , включенный между DELCD и GND, устанавливает задержку T_{CDSET} . Задержки для выходов OUTC и OUTD поделится с выходами OUTA и OUTB тоже самое CS напряжения зависимость ножки ADEL.

Время задержки T_{ABSET} определяется следующим уравнением 3.

$$T_{ABSET} = \left(\frac{5 \times R_{AB}}{0.15V + CS \times K_A \times 1.46} \right) ns + 5ns \quad (3)$$

Такое же уравнение используется для определения времени задержки T_{CDSET} в другой стойке, но R_{AB} заменяется R_{CD} .

$$T_{CDSET} = \left(\frac{5 \times R_{CD}}{0.15V + CS \times K_A \times 1.46} \right) ns + 5ns \quad (4)$$

В этих уравнениях R_{AB} и R_{CD} указаны в кОм, CS (напряжение на выводе CS) в вольтах и K_A безразмерный коэффициент в диапазоне от 0 до 1. Времена задержки T_{ABSET} и T_{CDSET} указаны в нс. Эти уравнения являются эмпирическими и они аппроксимированы из измеренных данных. Поэтому в уравнениях нет согласования единиц измерения. В качестве примера, предположим, $R_{AB} = 15$ кОм, $CS = 1$ В и $K_A = 0,5$. В результате получаем T_{ABSET} равное 90,25 нс. В уравнениях 3 и 4 K_A одинаковый и определяется следующим образом:

$$K_A = \frac{R_A}{R_A + R_{AHI}} \quad (5)$$

K_A определяет, на сколько задержка чувствительности к изменению напряжения CS. Если $K_A = 0$ (ADEL замкнут на GND), задержки фиксирована. Если $K_A = 1$ (ADEL замкнут на CS), задержка максимальна при $CS = 0,2$ В и постепенно уменьшается, когда CS повышается до 1,8 В. Соотношение между максимальной и минимальной задержки может быть до 6:1.

Рекомендуется начинать с настройки $K_A = 0$ и установить T_{ABSET} и T_{CDSET} относительно большими используя уравнения или графики в информационном листе, чтобы избежать жесткого переключения или сквозного тока. Задержка между выходами А, В и С, D устанавливается резисторами R_{AB} и R_{CS} соответственно. Сначала программируем оптимальные задержки при незначительной нагрузке. Затем, изменяя K_A , устанавливаем задержку для выходов А и В при максимальном токе. K_A для выходов С, D такой же, как для А, D. Обычно выходы С, D всегда ZVS, если обеспечена достаточная задержка.

Примечание

Допустимый диапазон сопротивлений R_{AB} и R_{CD} , на DELAB и DELCD, от 13 кОм до 90 кОм.

Резисторы R_A и R_{AH} определяют какая доля напряжения с ножки CS будет приложена к ножке ADEL (Смотрите типовую схему включения). K_A определяет, как значительно время задержки зависит от напряжения на CS. K_A изменяется от 0, когда ножка ADEL замкнута на землю ($R_A = 0$) и задержка не зависит от напряжения CS, до 1, когда ножка ADEL соединена с CS ($R_{AH} = 0$). Настройка K_A , R_{AB} и R_{CD} обеспечивает способность поддерживать оптимальные условия ZVS первичных ключей в зависимости от тока нагрузки, поскольку напряжение на ножке CS включает в себя отображение тока нагрузки на первичной стороне посредством схемы измерения тока. Графики на рис.4 и рис.5 показывают установки времени задержки в зависимости от напряжения CS и K_A для двух различных условий: $R_{AB} = R_{CD} = 13 \text{ кОм}$ (рис. 4) и $R_{AB} = R_{CD} = 90 \text{ кОм}$ (рис. 5).




Рис. 4. Значения время задержки T_{ABSET} и T_{CDSET} (при изменении напряжения CS для различных значений K_A , а также R_{AB} и R_{CD} равных 13 кОм)




Рис. 5. Значения время задержки T_{ABSET} и T_{CDSET} (при изменении напряжения CS для различных значений K_A , а также R_{AB} и R_{CD} равных 90 кОм)

Адаптивная задержка (Задержка между OUTA и OUTF, OUTB и OUTE (DELEF, ADELEF))

Резистор R_{EF} , между выводом DELEF и землёй, вместе с делителем напряжения, состоящим из резистора R_{AEFHI} , включенного между ножками CS и ADELEF, и резистора R_{AEF} , включенного между ножками ADELEF и GND, устанавливают равные задержки T_{AFSET} и T_{BESET} между понижением уровня на выходах OUTA или OUTB и понижением уровня на связанных с ними выходах OUTF или OUTE (рис 6).




Рис. 6. Определение задержки между OUTA и OUTF, OUTB и OUTE

Эти задержки постепенно увеличиваются как функция сигнала CS от T_{AFSET1} , которая измеряется при $V_{CS} = 0,2$ В, до T_{AFSET2} , которая измеряется при $V_{CS} = 1,8$ В. В отличие от поведения DELAB и DELCD, эта задержка является наиболее длительной (T_{AFSET2}), когда сигнал на выводе CS максимальный и наиболее короткой (T_{AFSET1}), когда сигнал CS сведен к минимуму. Такой подход позволит сократить время проводимости внутреннего диода MOSFET синхронного выпрямителя в широком диапазоне тока нагрузки и таким образом повысить эффективность и сократить время восстановления диода. Пропорциональное соотношение между наибольшей и наименьшей задержкой устанавливается в зависимости от резистивного делителя R_{AEFHI} и R_{AEF} . Если CS и ADELEF соединены, соотношение достигает максимального уровня. Если ADELEF подключен к GND, то задержка фиксирована и определяется только резистором R_{EF} , включенным между ножками DELEF и GND. Время задержки T_{AFSET} определяется по следующей формуле 6. Также определяется задержка времени T_{BESET} .

$$T_{AFSET} = \left(\left(\frac{5 \times R_{EF}}{2.65V - CS \times K_{EF} \times 1.32} \right) ns + 4ns \right) \quad (6)$$

В этом уравнении R_{EF} определяется в кОм, напряжение на выводе CS в вольтах, а K_{EF} представляет собой числовой множитель усиления напряжения CS от 0 до 1. Задержка времени T_{AFSET} дана в нс. Это уравнение является эмпирической аппроксимацией измеренных данных, и таким образом в нём не существует согласования между отдельными единицами измерения. В качестве примера расчета предположим, $R_{EF} = 15$ кОм, $CS = 1$ В и $K_{EF} = 0,5$. В результате T_{AFSET} будет 41,7 нс. K_{EF} определяется как:

$$K_{EF} = \frac{R_{AEF}}{R_{AEF} + R_{AEF(hi)}} \quad (7)$$

R_{AEF} и R_{AEFHI} определяет долю напряжение на выводе CS, приведённую к ножке ADELEF (Смотреть типовую схему включения). K_{EF} определяет на сколько сильно задержки зависят от напряжения CS. K_{EF} изменяется от 0, когда ножка ADELEF замкнута на землю ($R_{AEF} = 0$) и задержка не зависит от напряжения CS, до 1, когда ADELEF связан с CS ($R_{AEFHI} = 0$).

Примечание

Допустимый диапазон сопротивления R_{EF} , на DELEF, от 13 кОм до 90 кОм.

Графики на рис. 7 и рис. 8 показывают настройки времени задержки как функции напряжения CS и K_{EF} для двух различных условий: $R_{EF} = 13 \text{ кОм}$ (рис. 7) и $R_{EF} = 90 \text{ кОм}$ (рис. 8)




Рис. 7. Значения время задержки T_{AFSET} и T_{BESET} (при изменении напряжения CS для различных значений K_{EF} , а также R_{EF} равного 13 кОм)




Рис. 8. Значения время задержки T_{AFSET} и T_{BESET} (при изменении напряжения CS для различных значений K_{EF} , а также R_{EF} равного 90 кОм)

Минимальный импульс (TMIN)

Резистор RTMIN между ножками TMIN и GND устанавливает фиксированный минимум импульса TMIN прилагаемый на выходной выпрямитель, позволяющий ZVS первичных коммутаторов при незначительной нагрузке. Если система регулирования требует более короткий, чем TMIN, выходной ШИМ импульс, то контроллер перейдет к режиму работы вспышками, когда за равным количеством импульсов TMIN следуют нерабочее время, диктуемое обратной связью. Соответствующий выбор TMIN длительности диктуется время, необходимое для повышения тока намагничивания в силовом трансформаторе необходимого для поддержания ZVS. Минимальный импульс TMIN определяется по следующей формуле 8.

$$TMIN = (5.92 \times R_{TMIN})ns \quad (8)$$

В этом уравнении R_{TMIN} в кОм и TMIN в нс.

Примечание

Минимальное допустимое сопротивление R_{TMIN}, на TMIN, составляет 13 кОм.

Родственный график представлен на рис. 9




Рис. 9. Минимальное время TMIN в зависимости от установки резистора R_{TMIN}

Значение минимального заполнения DMIN определяется уравнением 9.

$$DMIN = (TMIN \times F_{SW(osc)} \times 10^{-4})\% \quad (9)$$

Здесь, F_{SW(osc)} частота осциллятора в кГц, TMIN минимальный импульс в нс и DMIN в процентах.

Режим работы вспышками

Если преобразователь требует заполнения меньше чем TMIN, то контроллер перейдет в режим работы вспышками. Контроллер будет поставлять один или два мощных импульса доставки цикла. Если контроллер обеспечивает энергетический цикл доставки OUTB и OUTC, то он остановится. Если он начинает поставки в OUTA и OUTD, то он продолжает другой энергетический цикл доставки OUTB и OUTC, а затем останавливается. Контроллер всегда останавливает эти вспышки с OUTB и OUTC цикла доставки мощности. Если контроллер продолжает требовать рабочего цикла меньше TMIN, то контроллер перейдет в режим выключен. Затем он ждет, пока преобразователь требует заполнения равного или больше чем TMIN, прежде чем контроллер выдает TMIN или цикл ШИМ, определяемый напряжением на ножке COMP.

Установка частоты коммутации (RT)

Внешний резистор RT, подключенный между ножками RT и VREF, задаёт фиксированную рабочую частоту и конфигурирует контроллер как мастера, обеспечивающего выходные импульсы синхронизации на ножке SYNC, с заполнением 0,5 и частотой, равной частоте внутреннего осциллятора. Для установки преобразователя в ведомый режим, внешний резистор RT подключается между ножкой RT и GND и установите резистор 825кОм между ножками SS и GND, параллельно с SS_EN. Это конфигурирует контроллер в подчинённый режим (slave). Подчинённый контроллер работает с фазовым сдвигом 90° по отношению к ведущему преобразователю, если их контакты SYNC связаны между собой. Частоты коммутации преобразователя равна частоте выходных импульсов. Следующие уравнение 10 определяет номинальную частоту коммутации преобразователя конфигурированного в качестве ведущего (резистор RT между ножками RT и VREF). Частота внутреннего осциллятора UCC28950 в два раза выше частоты управления выходами.

$$F_{SW(nom)} = \left(\frac{2.5 \times 10^3}{\left(\frac{RT}{V_{REF} - 2.5V} + 1 \times \frac{k\Omega}{V} \right)} \right) kHz \quad (10)$$

В этом уравнении RT в кОм, VREF в вольт и $F_{SW(nom)}$ в кГц. Это также эмпирическое приближение и, таким образом, не существует согласования единиц измерения. Предположим, например, VREF = 5 В, RT = 65 кОм. В результате частота переключения $F_{SW(nom)}$ будет равна 92,6 кГц.

Уравнение 11 определяет номинальную частоту коммутации преобразователя, конфигурированного в подчинённом режиме, когда резистор RT подключается между контактами RT и GND.

$$F_{SW(nom)} = \left(\frac{2.5 \times 10^3}{\left(\frac{RT}{2.5V} + 1 \times \frac{k\Omega}{V} \right)} \right) kHz \quad (11)$$

В этом уравнении RT в кОм, VREF в вольт и $F_{SW(nom)}$ в кГц. Заметим, что для VREF = 5 В, уравнение 10 и 11 дают одинаковые результаты.

График на рис. 10 показывает зависимость $F_{SW(nom)}$ от величины резистора RT, когда VREF = 5 В. Как видно из уравнений 10 и 11, частота переключения $F_{SW(nom)}$ имеет одно и тоже значение, как для ведущего, так и для ведомого контроллеров, при условии, что используется одно и тоже значение резистора RT.




Рис. 10. Частота коммутации преобразователя $F_{SW(nom)}$ в зависимости от резистора RT

Компенсация наклона (RSUM)

Компенсация наклона является методикой, которая добавляет пилообразный сигнал к сигналу CS и применяет к:

- Вход ШИМ компаратора в случае режима управления по пиковому току.
- Вход компаратора поциклового ограничения тока.

Это предотвращает субгармонические колебания при $D > 50\%$ (некоторые информационные источники предполагают, что это может произойти даже при $D < 50\%$). При малом заполнении цикла и маленькой нагрузке, компенсация наклона пилообразного сигнала уменьшает шумовую чувствительность режима управления по пиковому току.

Слишком большая компенсация наклона уменьшает преимущества PCM управления. В случае поциклового ограничения тока, ограничение среднего значения тока становится меньше, и это может ухудшить возможности запуска с большой выходной емкостью. Оптимальная компенсация наклона варьируется в зависимости от заполнения цикла, LO и LM.

Компенсация наклона необходима для работы при режиме управления по пиковому току или в течении поциклового ограничения тока при заполнении цикла выше 50%. Подключение резистора между ножкой RSUM и землёй позволяет контроллеру работать в режиме управления по пиковому току. Подключение ножки RSUM через резистор к VREF переключает контроллер в режим управления по напряжению с внутренним ШИМ пилообразным сигналом. Тем не менее, резистор значение по-прежнему обеспечивает CS сигнал компенсации для поциклового ограничения тока. Другими словами, в VMC, наклон компенсации применяется только к компаратору поциклового ограничения тока. Хотя в PCM, компенсация наклона применяется как компаратору ШИМ, так и компаратору поциклового ограничения тока.

Логика работы схемы компенсации наклона показана на рис. 11.




Рис. 11. Работа логики схемы компенсации наклона

Наклон дополнительного пилообразного сигнала, т.е. добавленный к CS сигналу, путём установки резистора между ножкой RSUM и землёй определяется по следующей формуле 12.

$$me = \left(\frac{2.5}{0.5 \times R_{SUM}} \right) \frac{V}{\mu s} \quad (12)$$

Если резистор подключен между ножками RSUM и VREF, то контроллер работает в режиме управления напряжением, все еще имея компенсацию наклона, добавленную к сигналу CS, используемому для поциклового ограничения тока. В этом случае наклон определяется следующей формулой 13.

$$me = \left(\frac{V_{REF} - 2.5}{0.5 \times R_{SUM}} \right) \frac{V}{\mu s} \quad (13)$$

В формулах 12 и 13, VREF в вольтах, RSUM в кОм и me в В/мкс. Эти эмпирические уравнения без согласования единиц измерения. В качестве примера, подстановка VREF = 5 В и RSUM = 40 кОм, дает результат 0,125 В/мкс. На рис.12 показан соответствующий график me, как функция RSUM. Так как VREF = 5 В, то графики генерируемые формулами 12 и 13 совпадают.




Рис. 12. Наклон добавленного пилообразного сигнала в зависимости от резистора RSUM

Примечание

Рекомендуемый диапазон сопротивления R_{SUM} от 10 кОм до 1 МОм.

Динамическое SR ON/OFF управление (режим DCM)

Напряжения на ножке DCM прикладываемое с выхода резистивного делителя $R_{DCM(hi)}$, между ножками VREF и DCM, и R_{DCM} , между ножкой DCM и GND, устанавливает процент 2-V порога ограничения тока для ножки измерения тока (CS). Если напряжение ножки CS падает ниже порогового напряжения ножки DCM, то контроллер инициирует режим экономии для малой нагрузки и выключает синхронные выпрямители, OUTE и OUTF. Если напряжение на ножке CS выше порогового напряжения ножки DCM, то контроллер работает в режиме CCM. Подключение ножки DCM к VREF заставляет контроллер работать в режиме DCM и закрывает оба выхода OUTE и OUTF. Замыкание ножки DCM на GND отключает DCM особенность и контроллер работает в режиме CCM в любых условиях.




Рис. 13. Функциональная блок-схема DCM




Рис. 14. Изменение заполнения цикла в зависимости от изменения тока нагрузки

Там есть источник тока переключения с номинальным значением 20 мкА, используемый для создания гистерезиса. Источник тока активен лишь тогда, когда система находится в режиме DCM. В противном случае, он неактивный и не влияет на узел напряжения. Поэтому, находясь в регионе DCM, порог DCM является напряжением делителя плюс ΔV , объяснённое в уравнении 14 ниже. Находясь в регионе CCM, порог является напряжением, установленным резистивным делителем. Когда ножка CS достигает порогового значения на ножке DCM, система ждет, чтобы увидеть два последовательных задних фронта ШИМ циклов до перехода от CCM к DCM, и наоборот. Величина гистерезиса является функцией от сопротивления внешнего резистивного делителя. Гистерезис может быть рассчитан по следующей формуле 14:

$$\Delta V = 2 \times 10^{-5} \frac{R_{DCMHI} \times R_{DCM}}{R_{DCMHI} + R_{DCM}} \quad (14)$$




Рис. 15. Переход от DCM в CCM режим




Рис. 16. Переход от CCM в DCM режим

DCM должны быть использован в порядке предотвращения обратного тока в выходной индуктивности, который может вызвать одновременный провал FETS.

Считывание тока (CS)

Сигнал с ножки считывания тока используется для поциклового ограничения тока, режима управления по пиковому току, управления эффективностью при малой нагрузке и установки времени задержки для выхода OUTA, OUTB, OUTC, OUTD и время задержки для выхода OUTE, OUTF. Резистор считывания тока RCS подключается между ножками CS и GND. В зависимости от компоновки, для предотвращения потенциальных электрических помех, рекомендуется поставить небольшой RC фильтр между резистором RCS и ножкой CS.

Токковая защита с поцикловым ограничением тока и режим икания

Поцикловое ограничение тока обеспечивает ограничение пикового тока на первичной стороне преобразователя, когда ток нагрузки превышает заданный порог. Для режима управления пиковым током, необходимо некоторое время для гашения переднего фронта тока, чтобы предотвратить контроллер от ложного отключения из-за шума переключения. Для того, чтобы сохранить внешний фильтр RC для гашения время, на входе CS предоставляется внутренний 30-нс фильтр. Общая задержка распространения TCS от ножки CS к выходам составляет 100 нс. Внешний RC фильтр еще нужны, если мощная ступень требует больше времени гашения. $2,0 \text{ В} \pm 3\%$ порог поциклового ограничения оптимизирован для эффективной системе считывания, основанной на трансформаторе тока. Продолжительность когда преобразователь работает в режиме поциклового ограничения тока зависит от величины конденсатора мягкого старта и насколько серьезны условия перегрузки по току. Это достигается за счет внутреннего тока разряда IDS на ножке SS (уравнение 15 и 16).

$$I_{DS(master)} = (-25 \times (1 - D) + 5) \mu\text{A} \quad (15)$$

$$I_{DS(slave)} = (-25 \times (1 - D)) \mu\text{A} \quad (16)$$

Величина конденсатора мягкого старта также определяет так называемый режим икания длительность выключенного времени. Поведение преобразователя при различных режимах работы, вместе с соответствующим конденсатором мягкого старта токов заряда/разряда показано на рис. 17.




Рис. 17. Временная диаграмма напряжения мягкого старта VSS

Самый большой разрядный ток 20 мкА, когда рабочий цикл близок к нулю. Этот ток устанавливается кратчайший время работы во время поциклового ограничения тока, которое определяется следующим образом:

$$T_{CL(on_master)} = \frac{C_{SS} \times (4.65V - 3.7V)}{20\mu A} \quad (17)$$

$$T_{CL(on_slave)} = \frac{C_{SS} \times (4.65V - 3.7V)}{25\mu A} \quad (18)$$

Таким образом, если конденсатор мягкого старта выбран $C_{SS} = 100$ нФ, то $T_{CL(on)}$ время будет 5 мс. Для расчета икоты времени выключения $T_{CL(off)}$ перед рестартом, необходимо использовать следующие формулы 19 или формулу 20:

$$T_{CL(off_master)} = \frac{C_{SS} \times (3.6V - 0.55V)}{2.5\mu A} \quad (19)$$

$$T_{CL(off_slave)} = \frac{C_{SS} \times (3.6V - 0.55V)}{4.9\mu A} \quad (20)$$

С тем же конденсатором мягкого старта, имеющим значение 100 нФ, выключенное время перед рестартом будет 122 мс. Обратите внимание, что если в течение текущего состояния происходит перед тем как напряжение на конденсаторе мягкого старта достигнет 3,7 В порога во время запуска, контроллер ограничивает ток, но конденсатор мягкого старта продолжает заряжаться. Как только 3,7 В порог достигнут, напряжение мягкого старта быстро подтягивается к порогу 4,65 В при помощи внутреннего 1-кОм $R_{DS(ON)}$ ключа и поциклового ограничения тока длительности тайминг начинается с разрядки конденсатора мягкого старта. В зависимости от конкретных требований к конструкции, пользователь может переопределить параметры по умолчанию с применением внешнего заряда или разряда токов конденсатора мягкого старта. Работа поциклового ограничения тока и икоты приведена на рис. 17. В этом примере поцикловое ограничение тока длится около 5 мс со следующим 122 мс временем отключения.

Аналогично состоянию перегрузки по току, режим икоты с перезапуском может быть отменен пользователем, если подтягивающий резистор подключается между ножками SS и VREF. Если подтягивающий ток обеспечиваемый резистором превышает 2,5 мкА, то контроллер остается в выключенном режиме защелка.

В этом случае величина внешнего конденсатора плавного пуска должна быть рассчитана с учётом дополнительного подтягивающего тока. Защелку выключенного режима можно сбросить внешне, если конденсатор мягкого старта принудительно разрядить ниже 0,55 В или VDD напряжение опустить ниже порога UVLO.

Синхронизация (SYNC)

UCC28950 позволяет гибко настраивать преобразователи, работающие в режиме синхронизации, подключая все SYNC контакты вместе и конфигурируя контроллеры в качестве ведущего и / или ведомого. Контроллер, сконфигурированный как ведущий (резистор между PT и VREF) обеспечивает синхронизирующие импульсы на ножке SYNC с частотой, равной удвоенной частоте преобразования $F_{SW(nom)}$ и заполнению цикла 0,5. Контроллер, сконфигурированный как ведомый (резистор между PT и GND и 825 кОм резистор между ножками SS_EN и GND) не генерирует импульсы синхронизации. Ведомый контроллер синхронизирует свои тактовые импульсы по заднему фронту сигнала синхронизации таким образом работая со сдвигом фазы смещённой на 90° относительно частоты $F_{SW(nom)}$ ведущего преобразователя. Потому что ведомый синхронизируется задним фронтом синхрои импульсов, он работает с задержкой 180° относительно сигнала CLK ведущего или задержкой 90° относительно выходных импульсов переключения ведущего.

Такая работа ведущего и ведомого обеспечивает максимальную компенсацию пульсации на входном и выходном конденсаторах, если входы и выходы преобразователей связаны между собой. Для того чтобы избежать проблем во время синхронизированной работы нескольких преобразователей, по следующим условиям должны быть приняты меры.

- Если преобразователь настроен как ведомый, частота SYNC должна быть больше или равна 1,8 частоты преобразователя.
- Ведомое конвертер не стартует пока по крайней мере один импульс синхронизации не будет получен.
- Если какие-либо или все конвертеры настраиваются как ведомые, то каждый преобразователь работает на своей частоте без синхронизации, после получения хотя бы одного синхронизирующего импульса. Таким образом, если есть прерывание импульсов синхронизации импульсов для ведомого конвертера, то контроллер использует свои внутренние тактовые импульсы, чтобы поддерживать работу в зависимости от значения RT, который подключен к GND в ведомого преобразователя.
- В режиме мастера, SYNC импульсы стартуют после того, как ножка SS проходит порог включения, который составляет 0,55 В.
- Ведомый начинает генерировать SS/EN напряжение даже если импульсы синхронизации не были получены.
- Рекомендуется, что SS на ведущем контроллере стартовал раньше SS на ведомом контроллере, следовательно ножка SS/EN на ведущем преобразователе должна достичь своего порогового напряжения включения раньше SS/EN на ведомом преобразователе для нормальной работы. Также следует иметь в виду, что резисторы T_{MIN} на ведущем и ведомом имели одинаковое значение.




Рис. 18. Временная диаграмма SYNC_OUT (режим ведущего)




Рис. 19. Временная диаграмма SYNC_IN (режим ведомого)

Выходы (OUTA, OUTB, OUTC, OUTD, OUTE, OUTF)

- Все выходы управления MOSFET имеют нагрузочную способность 0,2 А.
- Выходы управления конфигурированы как P-MOS и N-MOS тотем с типовым сопротивлением $R_{DS(on)}$ 20 Ом и 10 Ом соответственно.
- Выходы управления способны зарядки конденсатор 100 пФ в течение 12 нс и разрядить в течение 8 нс.
- Амплитуда выходных импульсов управления равна VDD.
- Выходы управления предназначены для использования с внешними затворами MOSFET / IGBT драйверов.
- Конструкция оптимизирована для предотвращения защелкивания выходов и проверялась многочисленными тестами.

UCC28950 имеет выходы OUTA, OUTB управления активной стойкой, начинающей цикл заполнения стойки мощных MOSFET в фазосдвигающем полномостовом каскаде, и выходы OUTC, OUTD управления пассивной стойкой, завершающей цикл заполнения, как это показано на типовой временной диаграмме на рис. 47. Выходы OUTE и OUTF оптимизированы для управления синхронным выпрямителем MOSFET (рис. 20). Эти выходы имеют максимальную нагрузочную способность 200 мА и предназначены для привода относительно небольших емкостных нагрузок, таких как входы внешних MOSFET или IGBT драйверов. Рекомендуемая емкость нагрузки не должна превышать 100 пФ. Амплитуды выходного сигнала равна напряжению VDD.




Рис. 20. Мощный каскад

Напряжение питания (VDD)

Этот вывод подключается к источнику питания с напряжением от 8 В до 17 В. По крайней мере 1 мкФ керамический конденсатор CVDD с низкими ESR и ESL необходимо подключить между этим выводом и GND. Рекомендуется использовать 10 Ом резистор последовательно с ножкой VDD для формирования RC фильтра совместно с CVDD конденсатором.

Земля (GND)

Все сигналы даны относительно этого узла. Рекомендуется иметь отдельную аналоговую землю, соединенную в одном месте с силовой землей. Аналоговая земля объединяет компоненты, связанные с ножками VREF, EA+, EA-, COMP, SS/EN, DELAB, DELCD, DELEF, TMIN, RT, RSUM. Силовая земля объединяет компоненты, связанные с ножками DCM, ADELEF, ADEL, CS, SYNC, OUTF, OUTE, OUTD, OUTC, OUTB, OUTA и VDD. Пример компоновки и соединения земель показан на рис. 21.




Рис. 21. Рекомендуемое размещение для аналоговой и силовой земли

Информация о применении

Описание применения UCC28950

Повышение эффективности фазосдвигающего мостового DC/DC преобразователя с UCC28950 достигается за счет использования техники синхронного выпрямления, алгоритм управления обеспечивающего ZVS состоянии во всём диапазоне токовых нагрузок, точные адаптивные временные соотношения управляющих сигналов между первичными и вторичными полевыми транзисторами и специальные режимы работы при малой нагрузке для наивысшей эффективности и энергосбережения. Упрощенная электрическая схема этого преобразователя показана на рис. 47. Контроллер находится на вторичной стороне преобразователя, хотя он может быть расположен на первичной стороне. Расположение на вторичной стороне позволяет легко осуществить подключение мощной системы и обеспечить лучшую управляемость в некоторых переходных режимах, которые требуют быстрого непосредственного управления MOSFET синхронного выпрямителя. Мощный каскад включает в себя MOSFET первичной стороны, QA, QB, QC, QD и MOSFET вторичной стороны синхронных выпрямителей QE и QF. Например, для преобразователя с 12V выходом в источниках питания серверов использование выпрямителя со средним выводом и выходным фильтром LC является популярным выбором.

Для поддержания высокой эффективности при различных условиях выходной мощности, преобразователь работает в номинальном синхронном режиме исправления в средних и высоких уровнях выходной мощности, при переходе в режим выпрямления диодами при незначительной нагрузке и далее следуют режим работы вспышками, так как выходная мощность становится еще ниже. Все эти переходы основаны на измерении тока первичной стороны с использованием трансформаторов тока в этом конкретном случае.




Рис. 47. Основные осциллограммы фазосдвигающего преобразователя

Основные осциллограммы фазосдвигающего преобразователя в течение нормального режима работы показаны на рис. 47. Верхние шесть сигналов на рис. 47 показывают сигналы выходных драйвером контроллера. В нормальном режиме, выходы OUTE и OUTF перекрываются во время части цикла переключения, когда оба выпрямительных MOSFET проводят и обмотки силового трансформатора замкнуты. Ток I_{PR} является током, протекающим через первичную обмотку силового трансформатора. Четыре нижних сигнала показывают, напряжения сток-исток выпрямительных MOSFET, V_{DS_QE} и V_{DS_QF} , напряжение на выходном дросселе V_{L_OUT} и ток через выходной дроссель I_{L_OUT} . Правильная синхронизация между первичными ключами и MOSFET синхронного выпрямителя имеет решающее значение для достижения высокой эффективности и надежности работы в этом режиме. Контроллер настраивает моменты выключения MOSFET выпрямителя как функцию тока нагрузки для обеспечения минимального времени проводимости и потерь обратного восстановления потерь их внутренних диодов.

ZVS является важной особенностью преобразователей с относительно высоким входным напряжением для снижения потерь переключения связанных с внутренними паразитными емкостями мощных ключей и трансформаторов. Контроллер обеспечивает ZVS условие во всём диапазоне токовой нагрузки путем изменения времени задержки между первичными MOSFET ключами в той же стойке, в соответствии с изменением нагрузки. Контроллер также ограничивает минимальное время импульса включения, подаваемого на силовой трансформатор при незначительной нагрузке, позволяя накапливать достаточного количества энергии в индуктивных компонентах мощного каскада для ZVS перехода.

Как только ток нагрузки продолжает снижение с середины ток нагрузки до холостого хода, контроллер выбирает наиболее эффективный режим энергосбережения путем перемещения преобразователя от номинального режима работы к разрывным тока диодного выпрямителя и, в конечном итоге, при очень малой нагрузке и на холостом состоянии, в режим всплеск. Эти режимы и связанных с ними выходных сигналов, OUTE, OUTF, управления MOSFET выпрямителя показаны на рис. 48.




Рис. 48. Основные сигналы при переходах между различными режимами работы

Это необходимо для предотвращения обратного тока через транзисторы синхронного выпрямителя и выходного дросселя при легкой нагрузке, во время параллельной работы и в каких-то переходных режимах. Такой обратный ток приводит к циркулированию некоторой дополнительной энергии между источником входного напряжения и нагрузкой и, следовательно, приводит к увеличению потерь и снижает эффективность. Другой негативный эффект такого обратного тока, потеря состояния ZVS. Предложенный алгоритм управления предотвращает обратный ток, сохранив большинство преимуществ синхронного выпрямления выключением сигналов управления выпрямительных MOSFET в заданном пути. При каком-то заранее определенном пороге тока нагрузки, контроллер отключает выходы OUTE и OUTF путем привлечения их к нулю.

Синхронное выпрямление использованием MOSFET требует некоторой электрической энергии на привод MOSFET. Существует состояние ниже некоторого порога малой нагрузки, когда потери связанные с управлением MOSFET превышают экономию предоставляемую синхронным выпрямлением. При такой малой нагрузке, лучше отключить управляющие цепи и использовать внутренние диоды MOSFET выпрямитель, или внешних диодов, включенные параллельно с MOSFET, для более эффективного выпрямления. В большинстве практических случаев, цепь управления должна быть отключена близко к режиму DCM. Этот режим работы называется режимом разрывного тока диодного выпрямителя.

При очень малой нагрузке и на холостом ходу, заполнение цикла, требуемое схемой управления для регулирования выходного напряжения, может быть очень низким. Это может привести к потере ZVS состояние и увеличить потери переключения. Чтобы избежать потери ZVS, схема управления ограничивает минимальное время импульса, подаваемого на силовой трансформатор, использованием резистора между ножками TMIN и GND. Поэтому единственным способом сохранения регулированич при очень малой нагрузке и на холостом ходу, остаётся пропустить некоторые импульсы. Контроллер пропускает импульсы в контролируемой манере, чтобы избежать насыщения силового трансформатора. Такая операция называется режимом вспышек. В режиме вспышек всегда четное число импульсов применяется для силового трансформатора до пропуска время отключения. Таким образом, поток в основе силового трансформатора всегда начинается с той же точки в начале каждой вспышки импульсов.

Рекомендации для контура компенсации напряжения

Для достижения наилучших результатов в контуре обратной связи по напряжению рекомендуется использовать цепь компенсации 2-го или 3-го типа (рис. 49). Цепь компенсации 2-го типа не требует пассивных компонентов C_{Z2} и R_{Z2} . Цепь компенсации 1-го типа не достаточно универсальна для фазосдвигающего мостового преобразователя. При оценке COMP для достижения наилучших результатов рекомендуется включить 1 кОм резистор между щупом осциллографа и ножкой COMP контроллера UCC28950.




Рис. 49. Оценка компенсации 3-го типа

Пример экспериментального результата

Следующие экспериментальные результаты основаны на прототипе мостового фазосдвигающего DC/DC преобразователя с выходной мощностью 660-Вт. Входное напряжение от 300 В до 400 В и выходное 12 В, 55 А. Первичные MOSFET типа SPA11N60CFD и MOSFET синхронного выпрямителя типа FDP047AN08A0, по два параллельно. Измеренная эффективность прототип показана на рис. 50.




Рис. 50. Эффективность прототипа фазосдвигающего преобразователя ($V_{IN} = 300\text{ В}$, 350 В и 400 В , $V_{OUT} = 12\text{ В}$)

Из-за необходимости энергосбережения даже при очень малой нагрузке и на холостом ходу, тщательная оптимизация работы при малой нагрузке требуется, чтобы установить соответствующие границы между различными режимами работы. Результат этой оптимизации показан на рис. 51. Этот график показывает, экономии электроэнергии при переходе от синхронного режима выпрямления выше тока нагрузки 1 А, в режим разрывного тока с диодным выпрямителем между 0,3 А и 1 А током нагрузки, и в конечном счете в режим всплеск при токе нагрузки ниже 0,3 А.




Рис. 51. Потери мощности прототипа на малой нагрузке и холостом ходу